2010.08-2013.09   法国国立高等电信学校（TELECOM Paris，IP Paris），博士研究生

2013-2015   法国国立高等电信学校，博士后

2015-2018   法国国立高等电信学校，助理教授

2018-2023   东南大学集成电路学院，副教授，副研究员

2024-至今  东南大学集成电路学院，教授

本科生课程：集成电路导论（B6300010）、人工智能通识导论（B6300040）、集成电路设计综合课程设计（B6308880）

研究生课程：数字集成电路设计与EDA（MS404267）

[1] H. Du, Y. Wang, J. Yang and H. Cai*, Intrinsic MRAM Properties Enable Security Circuits, IEEE Trans. on Circuits and Systems II: Express Briefs, 71(3): 1695-1700, 2024

[2] J. -L. Cui, Y. Guo, J. Chen, B. Liu and H. Cai*, Sparsity-Oriented MRAM-Centric Computing for Efficient Neural Network Inference, IEEE Trans on Emerging Topics in Computing, 12(1): 97-108, 2024

[3] Y. Hou et al. H. Cai*, Q. Huang* and R. Huang, A Sub-100nA Ultra-low Leakage MCU Embedding Always-on Domain Hybrid Tunnel FET-CMOS on 300mm Foundry Platform, 2023 International Electron Devices Meeting (IEDM)

[4] H. Cai* et al, 33.4 A 28nm 2Mb STT-MRAM Computing-in-Memory Macro with a Refined Bit-Cell and 22.4 - 41.5TOPS/W for AI Inference, 2023 IEEE International Solid-State Circuits Conference (ISSCC)

[5] H. Cai*, X. Tong, P. Wu, X. Liu, B. Liu, Bit-error-rate aware sensing-error correction interaction in spintronic MRAM, Journal of Systems Architecture, 2022: 102557

[6] H. Cai* et al, Proposal of Analog In-Memory Computing With Magnified Tunnel Magnetoresistance Ratio and Universal STT-MRAM Cell,IEEE Trans. on Circuits and System-I: Regular Papers, 69(4): 1519-1531, 2022

[7] H. Cai* et al, Commodity Bit-Cell Sponsored MRAM Interaction Design for Binary Neural Network, IEEE Trans. on Electron Devices, 2022, 69(4): 1721-1726.

[8] H Cai* et. al., Toward Energy-Efficient STT-MRAM Design with Multi-Modes Reconfiguration, IEEE Trans. on Circuits and Systems II: Express Briefs, vol. 68, no. 7, pp. 2633-2639, 2021

[9] Y Zhou, H Cai*, L Xie, M Han, M Liu, S Xu, B Liu, W Zhao, J Yang: A self-timed voltage-mode sensing scheme with successive sensing and checking for STT-MRAM,IEEE Trans. on Circuits and System-I: Regular Papers, 67(5): 1602-1614, 2020 

[10] Y Zhou, H Cai*et al: MTJ-LRB: Proposal of MTJ-based loop replica bitline as MRAM device-circuit interaction for PVT-robust sensing, IEEE Trans. on Circuits and Systems II: Express Briefs, 67(12): 3352-3356, 2020

MRAM存储设计，低功耗COT，设计工艺协同优化方法，存算一体

主持国家自然科学基金、国家重点研发计划课题、江苏省基础研究专项

任职IEEE电路与系统协会Nanoelectronics and Gigascale Systems（Nano-Giga）分会技术委员，IEEE Transactions on Circuits and Systems I: Regular Papers（TCAS-I）副主编（AE），Journal of Semiconductors 期刊编委，集成电路设计自动化 Design Automation Conference（DAC）技术程序委员会（TPC）委员。

学生获奖：博士生获首届中国电子学会集成电路一等奖学金（2020），4人获IEEE国际会议最佳论文奖，1人获东南大学至善优博奖励计划（2024），2人获江苏省优秀本科毕业设计（2021，2024）

课外研学：指导学生获互联网+全国银奖、全国大学生嵌入式芯片与系统设计竞赛全国一等奖